© EPODOC / EPO

- JP4118965 A 19920420 PN

PD - 1992-04-20

PR - JP19900239460 19900910

OPD - 1990-09-10

TI - ANALOG MEMORY ELEMENT AND CONTROL CIRCUIT

IN - AMAMIYA YOSHIHITOJWATA ATSUSHI;FUJITA OSAMU

PA - NIPPON TELEGRAPH & TELEPHONE

IC - G11C16/04; G11C27/00; H01L27/10; H01L29/788; H01L29/792

© WPI / DERWENT

TI - Analog memory element finely adjusting charge on floating electrode - has bias control gate and pulse control gate, which are laminated on floating gate NoAbstract

- JP19900239460 19900910 PR

PN - JP4118965 A 19920420 DW199229 H01L27/10 004pp

PA - (NITE) NIPPON TELEGRAPH & TELEPHONE CORP

- G11C16/04 ;G11C27/00 ;H01L27/10 ;H01L29/788 ;H01L29/792 IC

OPD - 1990-09-10

AN - 1992-237137 [29]

© PAJ / JPO

- JP4118965 A 19920420 PN

PD - 1992-04-20

AP - JP19900239460 19900910

IN - FUJITA OSAMU; others:02

- NIPPON TELEGR & TELEPH CORP < NTT> PA

- ANALOG MEMORY ELEMENT AND CONTROL CIRCUIT ΤI

- PURPOSE: To easily, efficiently, and finely adjust the charge AB quantity of a floating electrode with high accuracy by successively piling up a bias controlling gate electrode and pulse controlling gate electrode on a floating gate.

- CONSTITUTION: The potential of a floating gate1 is adjusted to a fixed value by applying a voltage across a bias controlling gate 6. Then, a pulse voltage is induced across the bias controlling electrode 6 and floating gate 1 by impressing a voltage pulse upon a pulse controlling gate 7 and electric charges are injected into the gate 1 through a tunnel junction 3. However, high resistances are equivalently connected in series in advance between an external circuit joined to the gate 6 and voltage source so that a pulse

This Page Blank (uspfc)

- voltage can be induced across the electrode 6. When a fixed pulse is impressed in a state where the potential at the floating gate is controlled to a fixed value, the injected charge quantity always becomes a fixed value. Since a fixed quantity of electric charges is always injected against the fixed potential pulse by performing bias control on the potential of the floating gate 1, the injected charge quantity can be adjusted easily little by little with high accuracy.
- H01L27/10 ;G11C16/04 ;G11C27/00 ;H01L29/788 ;H01L29/792

inis Page Blank (uspto)

⑩日本国特許庁(JP)

⑩特許出願公開

⑫ 公開 特 許 公報(A) 平4-118965

⑤Int. Cl. 5 H 01 L 27/10 G 11 C 27/00 H 01 L

庁内整理番号 識別記号 8624 - 4M ④公開 平成 4年(1992) 4月20日

451

101

7131-5L

7514-4M H 01 L 29/78 17/00 G 11 C 9191 — 5 L

3 0 8

審査請求 未請求 請求項の数 2 (全4頁)

の発明の名称

アナログメモリ素子および制御回路

@特 頭 平2-239460

願 平2(1990)9月10日 220出 ·

個発 眀 者 藤 田

東京都千代田区内幸町1丁目1番6号

日本電信電話株式

会补内

穆

明 雨 宫 好 仁 @発 者

東京都千代田区内幸町1丁目1番6号

日本電信電話株式

会社内

個発 明 者 岩 \mathbf{H} 東京都千代田区内幸町1丁目1番6号

日本電信電話株式

会社内

の出 願 日本電信電話株式会社 人

東京都千代田区内幸町1丁目1番6号

個代 理 人 . 弁理士 高山 敏夫

外1名

1. 発明の名称

アナログメモリ素子および制御回路

2. 特許請求の範囲

(1) ソースおよびドレインに対してトンネル接合 を介して配置されている浮遊ゲートを有するMO Sトランジスタメモリ素子において、パイアス電 位を与えるパイアス制御ゲート電極とパルス電圧 を印加するパルス制御ゲート電極とを前記浮遊ゲ ート上に和選して形成することを特徴とするアナ ログメモリ素子。

(2) バイアス電位を与えるバイアス制御ゲート電 極とパルス電圧を印加するパルス制御ゲート電極 とを前記浮遊ゲート上に積層して形成したアナロ グメモリ素子に対して、ドレイン電流または電圧 を所望の値に保つためのゲートバイアス発生回路 をパイアス制御ゲートに接続し、制御パルスをパ ルス制御ゲートに与えることを特徴とするアナロ グメモリ素子制御回路。

3.発明の詳細な説明

(産業上の利用分野)

本発明は、電荷蓄積量をアナログ量として記憶 するアナログメモリ 素子に於て、 質荷量を小量ず つ推減することを容易に行える業子ならびにその 制御同路に関する。

(従来の技術)

LSI上でアナログ信号量を記憶する必要のあ る場合がいままで数多く生じていた。例えば、音 声や画像信号の記憶、あるいは神経回路の重み係 数記憶等はその代表例である。ところが、従来精 確なアナログ量の記憶に実用できる半導体デバイ スは皆無であった。そのためアナログ記憶を必要 とするときには、それを一旦ディジタル化して各 ピットをディジタルメモリに記憶する以外になく、 その結果メモリデバイス数の増加と占有面積の増 大多权いていた.

そのため、アナログ信号量を直接に記憶できる メモリ素子の開発が望まれていた。従来のデバイ スで最もその可能性が高いものは、周囲から電気 的に分離されたゲートに蓄積する電荷量でアナロ

(発明が解決しようとする課題)

第5図に従来の浮遊ゲートMOSトランジスタの構造を示す。図において1は浮遊ゲート、2は 制御ゲート、3はトンネル接合、4はドレイン、 5はソースを示す。この素子では、制御ゲート2 に電荷注入用の電圧を印加するとトンネル接合3 の電子障壁に高電界が加わり、その結果トンネル 接合3を通じてドレイン4と浮遊ゲート1間にト

た点を解決したパルス制御ゲート構造を有するア ナログメモリ素子ならびにその制御回路を提供す ることにある。

(課題を解決するための手段)

上記の目的を達成するため、本発明はソースおよびドレインに対してトンネル接合を介して配置されている浮遊ゲートを有するMOSトランジスタメモリ素子において、バイアス電位を与えるバイアス制御ゲート電極とバルス電圧を印加するバルス制御ゲート電極とを前記浮遊ゲート上に積層して形成することを特徴とするフナログメモリ索子を楽明の要旨とするものである。

さらに、本発明はバイアス電位を与えるバイアス制御ゲート電極とベルス電圧を印加するバルス制御ゲート単極とを前記浮遊ゲート上に積層して形成したアナログメモリ素子に対して、ドレイン電波または電圧を所望の値に保つためのゲートバイアス発生回路をバイアス制御ゲートに与えることを特徴とするアナログメモリ素子制御回路を発明の要

ンネル電流が流れ、浮遊ゲート1に電荷が注入さ れる。制御ゲート2に電荷注入用の一定パルス電 圧(書き込み:正世圧パルス、済去:負責圧パル ス〕を繰り返し加えたとき、浮遊ゲート1に注入 される電荷量の時間変化を第6図に示す。電荷が 注入されるに従って浮遊ゲート1の電位が変化し、 トンネル接合にかかる電圧が下がってトンネル電 波が流れなくなり平衡状態に達する。すなわち、 浮遊ゲート1に既に蓄積されている電荷量によっ て、注入される電荷量が異なる。逆にいえば、あ る一定の電荷量を注入するためには浮遊ゲート1 に蓄積されている電荷量を測定した上で、その値 に応じて異なる言匠と蝶のパルスを印加しなけれ ばならない。しかも、このためのパルス電圧と幅 の値を求めるためには複雑な針質が必要である。 このように、浮遊ゲート1の電荷量を制御するこ とは容易ではなかった。

本発明は上記の欠点を改善するために提案され たもので、その目的は、浮遊ゲートの蓄積電荷量 を微少にかつ効率よく調節することが困難であっ

旨とするものである。

(作用)

本発明は浮遊ゲートを有するMOSトランジスタメモリ素子において、浮遊ゲートにバイアス電位を与えるバイアス制御ゲート電極とパルス電圧を印加するパルス制御ゲート電極とを設けたことによって、浮遊ゲート電荷を注入する際、制御電圧パルスを印加するだけで、浮遊ゲート電荷量を高精度に調節することができる。

(実施例)

次に本発明の実施例について説明する。 なお実施例は一つの例示であって、本発明の精神を造成しない範囲で、種々の変更あるいは改良を行いうることは含うまでもない。

第1図は本発明のアナログメモリ素子の実施例を示す。図において1は浮遊ゲート、6はパイアス制御ゲート、7はパルス制御ゲート、8は酸化膜、4はドレイン、5はゲートを示す。すなわち浮遊ゲート1上にパイアス制御ゲート6とパルス制御ゲート7を積着して形成するものである。

次に本発明のアナログメモリ素子の動作について説明する。

まず、バイアス制御ケート6に電圧を加え浮遊ゲート1の電位がある一定値となるように調節する。次にパルス制御電極6、及び浮遊ゲート1にパルス電圧を誘起し、トンネル接合3を介して電イアス制御ゲートでである。ただし、このときバイアス制御ゲートを傾6にパルス電圧が誘起とが、このとのではない、イアス制御ゲートのに結合する外の間に等値的によいて電圧減との間に等値的に直列に高低抗を接続しておく(第3図)。浮遊ゲートで位を接続しておく、第3図)。浮遊ゲートを位に制御した状態で一定のパルスを加えた場合、注人される電電は常に一定量となる。

以上のようにして、本発明のアナログメモリ素子によれば、浮遊ゲート電位1のバイアス制御を行うことにより、一定の電圧パルスに対して常に一定の電荷量が注入されるので、注入電荷量を小量ずつ正確に調整することが容易にできる。

本発明のアナログメモリ素子の第2の実施例を

バイアス制御ゲート6の電圧を制御して、ソース・ドレイン電視または電圧をある一定値に保持すると、MOSトランジスタのチャネル領域にかかる電界はある一定値に保持されている。すなわち、浮遊ゲート1の電位がある一定値にほぼ等しい状態に制御されている。この状態にした後、パ


第2回に示す。第1の実施例に比べて、バイアス 制御ゲート電極に直列に接続された高抵抗層 9 が 一体構造として形成されている点が異なる。この 高抵抗層 9 は、パルス制御ゲート 7 の電圧パルス に対する容量負荷を小さくし、パルス電圧が十分 に誘起されるようにするためのものである。また、 バイアス制御回路の時定数を大きくし、パルス印 加の影響によるパイアス制御回路の変動や発展を 抑制する効果を持つ。バイアス制御ゲート電極全 体を高抵抗層で形成しても同様の効果が得られる。

次に、アナログメモリ素子のバイアス制御ゲートの制御回路について説明する。この制御回路は 浮遊ゲートの電位をある一定値に保持するために バイアス制御ゲートの電圧を制御する回路である。

第3図は本発明の制御回路を示す。ソース・ドレイン電流電圧測定回路10はMOSトランジスタのソース・ドレイン電流または電圧を測定する。ゲートバイアス電圧発生回路11はソース・ドレイン電流または電圧と一定の目標値とを比較して、ソース・ドレイン電流または電圧が一定の目標値

ルス制御ゲート7に電圧パルスを印加すれば、浮注 遊ゲートに蓄積されている電荷量に関わらず、注 人される電荷量を常にほぼ一定にすることができる。一回のパルスで注入される電荷量はパルス幅を短くするによって調節可能で、パルス幅を短くする。耐御ゲートに電荷注入用の一定パルスできる。耐御ゲー 正電圧パルス、消去:負電圧パルスを繰り返いできる。では第4回に示すようにほぼ直線的になる。 変化は第4回に示すようにほぼ直線的になる。 4回は機軸にパルス印加回路、縦軸に浮遊ゲートの電荷量をとってある。

以上のようにして、本発明の制御回路を用いて書き込み・消去制御を行えば、一定の電圧パルスを繰り返し印加することにより、一定の特度のアナログ量を任意に設定し、記憶させることが容易にできる。メモリ出力としては本制御回路の動作状態におけるゲートバイアス電圧を用いるか、ゲートバイアス電圧を特定の値に固定したときのドレイン電圧またはドレイン電流を用いればよい。



(発明の効果)

以上説明したように、本発明によれば、浮遊ゲートを有するMOSトランジスタメモリ素子において、バイアス電位を与えるバイアス制御ゲート電極とパルス電圧を印加するパルス制御ゲート電極とを前記浮遊ゲート上に積層して形成することを前記浮遊ゲートに電荷を注入する際、一定の制御電圧パルスを印加するだけで、容易に効率よく浮遊電極の電荷量を微少かつ高特度に調節することができる。

したがって、本発明のアナログメモリ素子をニューラルネッドワークのシナプス回路におけるシナプス荷重の記憶に用いれば、シナプス荷重を徐々に増加または波少させて最適なシナプス荷重に収束させるいわゆる学習機能を簡単なパルス制御で容易に実現することができ、学習能力のあるニューロチップを作ることができる効果を有する。

4. 図面の簡単な説明

第1図は本発明の浮遊ゲート形MOSFETの 基本構造図(第1の実施例)、第2図は本発明の 浮遊ゲート形MOSFETの第2の実施例、第3 図は本発明の浮遊ゲート形MOSFETの制御回路図、第4図は本発明の浮遊ゲートに一定パルスを繰り返し印加したときの注入電荷量の時間変化の模式図、第5図は従来の浮遊ゲート形MOSFTの構造図、第6図は従来構造の浮遊ゲートに一定パルスを繰り返し印加したときの注入電荷量の時間変化の模式図を示す。

1・・・浮遊ゲート

2 · · · 制御ゲート

3・・・トンネル酸化膜

4 · · · F レイン

5 ・・・ソース

6・・・パイアス制御ゲート


1・・・パルス制御ゲート

8・・・酸化膜


9・・・高抵抗層


10・・・ドレイン電流電圧測定回路 :


11・・・ゲートパイアス電圧発生回路





第 2 図











1]79 代理人 4部4 东川納夫